


Rec'd PCT/PTO 27 MAY 2005



**Prioritätsbescheinigung über die Einreichung  
einer Patentanmeldung**

**Aktenzeichen:** 102 55 355.6

**Anmeldetag:** 27. November 2002

**Anmelder/Inhaber:** Infineon Technologies AG, München/DE

**Bezeichnung:** Verfahren zur automatischen Erkennung  
der Taktfrequenz eines Systemtaktes für die  
Konfiguration einer Peripherie-Einrichtung

**IPC:** H 04 L 7/10

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der  
ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 3. Dezember 2003  
Deutsches Patent- und Markenamt  
Der Präsident  
Im Auftrag

**PRIORITY  
DOCUMENT**  
SUBMITTED OR TRANSMITTED IN  
COMPLIANCE WITH RULE 17.1(a) OR (b)

Letang

## Beschreibung

Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-

5 Einrichtung

Die vorliegende Erfindung betrifft ein Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung, und insbesondere

10 ein Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Mobilfunk-Peripherie-Einrichtung.

Im Zuge der zunehmenden Integration verschiedenster Komponenten in ein Gerät erscheint es sinnvoll, die in einem Gerät bereits vorhandenen Komponenten bzw. Ressourcen von verschiedenen Komponenten, d.h. mehrfach, zu verwenden und einzusetzen. So ist es insbesondere auf dem Mobilfunksektor beispielsweise bei einem GSM-, CDMA-Mobiltelefon als Hostein-

15 richtung bzw. Host geboten, eine Peripherie-Einrichtung, wie beispielsweise ein Bluetooth-Modul, zu integrieren. Die Peripherie-Einrichtung bzw. -Modul soll hierbei den gleichen Systemtakt, typischerweise z.B. 10 - 100 MHz, verwenden wie die Haupteinrichtung bzw. die Host-Einrichtung.

20

In Figur 3 ist schematisch eine bekannte Anordnung zur Implementierung eines Datenaustausches 14 zwischen einer ersten Schnittstelle 11 eines Hosts 10 und einer zweiten Schnitt-

30 stelle 13 eines Peripherie-Moduls bzw. einer Peripherie-Einrichtung 12 in Abhängigkeit eines Systemtaktes 15 dargestellt. Die Haupteinrichtung 10 bzw. der Host und das Peripherie-Modul 12 nehmen dabei jeweils über eine Schnittstelle 11, 13 den Datenaustausch 14 vor. Um eine Reduktion der Systemkosten und eine Mehrfachverwendbarkeit zu ermöglichen,

35 sind sowohl der Host 10 als auch das Modul 12 in der Lage, einen gewissen Frequenzbereich von Systemtakten 15 bzw. deren Frequenzen zu verarbeiten bzw. abzudecken.

Um dies gewährleisten zu können, ist eine Konfiguration sowohl des Hosts 10 als auch des Peripherie-Moduls 12 auf den Systemtakt 15 notwendig. Am Beispiel des Peripherie-Moduls 12 ist eine mögliche, bekannte Anordnung gemäß Fig. 2 verdeutlicht. Der Systemtakt 15 wird der Peripherie-Einrichtung 12 zugeführt und von einem PLL (phase locked loop), d.h. einem Phasenregelkreis 17, in einem konstanten Takt 18 verarbeitet, welcher wiederum einer Schnittstelle 13 und/oder einer Verarbeitungseinrichtung 19, wie z.B. einem Prozessor, einem Controller oder einem Speicher, zugeführt wird.

Um nun beispielsweise eine Kostenreduktion des Gesamtsystems zu realisieren, ist das System derart aufgebaut, daß nur der Host 10 den genauen Systemtakt kennt, bzw. der Host 10 den Takt im Betrieb variieren kann und dies dem Modul 12 dann mitteilen muß. Das Modul 12 weist also keinen separaten Speicher oder ähnliches auf, in welchem eine Information über den Systemtakt enthalten ist. Die Schnittstelle 13 des Moduls 12 muß auf eine bestimmte Übertragungsrate, typischerweise z.B. 10 kbaud bis 10 Mbaud, konfiguriert werden, wobei diese Schnittstellenübertragungsrate sowohl für die Haupteinrichtung 10 als auch für das Peripherie-Modul 12 innerhalb eines gewissen Toleranzbereiches liegen muß, welcher beispielsweise durch einen Schnittstellenstandard festgelegt ist. Dabei ist die eigentliche Übertragungsrate abhängig von dem Systemtakt 15, wenn der Takt zur Versorgung der einzelnen internen Komponenten 13, 17, 19 der Peripherie-Einrichtung 12 vom Systemtakt 15 abgeleitet wird und folglich proportional zu diesem ist.

Bei der bekannten Anordnung gemäß Figur 3 kann die Information über den Systemtakt 15 dem Modul 12 derart mitgeteilt werden, daß in der Initialisierungsphase alle internen Komponenten 13, 17, 19 des Moduls 12 mit dem Systemtakt 15 bzw. mit vorbestimmten Taktverhältnissen dieses Taktes versorgt werden. Diese Voraussetzung muß vom Modul 12 sowohl Hardware-

als auch Software-mäßig in einem vorbestimmten min./max.-Bereich des Systemtaktes 15 sichergestellt sein. Die Übertragungsrate der Schnittstelle 13 wird dann als festes Verhältnis zum Systemtakt 15 gewählt, wodurch sichergestellt ist, daß die Haupteinrichtung 10 und die Peripherie-Einrichtung 12 die gleiche Übertragungsrate an den Schnittstellen 11, 13 aufweisen und somit miteinander kommunizieren können. Daraufhin wird dem Modul 12 über diese Schnittstelle 13 die Information über den Systemtakt und ebenso über die gewünschte Übertragungsrate der Schnittstellen 11, 13 mitgeteilt. Der Host 10 kann daraufhin die Schnittstellenübertragungsrate umschalten, nachdem das Modul auf den bekannten Systemtakt 15 konfiguriert wurde und die Schnittstellenübertragungsrate eingestellt hat.

Es muß also eine aufwendige Konfiguration des Peripherie-Moduls auf den Systemtakt vorgenommen werden. Darüber hinaus ist bei der bekannten Systemimplementierung vorausgesetzt, daß die Übertragungsrate der Schnittstelle in der Initialisierungsphase als festes Verhältnis zur Systemtaktung eingestellt werden muß, damit der Host und das Modul die gleiche Übertragungsrate an deren Schnittstellen vorsehen.

Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung bereitzustellen, durch welches die Konfiguration der Peripherie-Einrichtung vereinfacht wird.

Erfindungsgemäß wird diese Aufgabe durch das im Anspruch 1 angegebene Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung gelöst.

Die der vorliegenden Erfindung zugrunde liegende Idee besteht im wesentlichen darin, sowohl der Haupteinrichtung als auch der Peripherie-Einrichtung ein weiteres Taktsignal mit einer

genau bekannten Taktfrequenz zur Verfügung zu stellen, welches beispielsweise für Low-Power-Modi Verwendung findet, wie beispielsweise ein Uhrentaktsignal bei 32,768 kHz.

- 5 In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, daß ein Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung mit den Schritten bereitgestellt wird: Generieren eines Sekundärtaktes mit vorbestimmter Taktfrequenz; Anlegen des Systemtaktes und eines Sekundärtaktes an einen Host; Anlegen des Systemtaktes und des Sekundärtaktes an die Peripherie-Einrichtung; Ermitteln der Taktfrequenz des Systemtaktes in der Peripherie-Einrichtung mittels des Sekundärtaktes; und Konfigurieren der Peripherie-Einrichtung mit dem ermittelten Systemtakt.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Erfindungsgegenstandes.

- 20 Gemäß einer bevorzugten Weiterbildung erfolgt das Ermitteln des Systemtaktes durch Zählen einer Anzahl von Flankenwechseln des Systemtaktes innerhalb einer vorbestimmten Anzahl von Perioden des Sekundärtaktes.

Gemäß einer weiteren bevorzugten Weiterbildung wird beim Konfigurieren der Peripherie-Einrichtung eine gleiche Schnittstellenübertragungsrate der ersten und zweiten Schnittstelle in Abhängigkeit des ermittelten Systemtaktes eingestellt.

30

Gemäß einer weiteren bevorzugten Weiterbildung wird die Schnittstellenübertragungsrate auf eine durch den Standard der Schnittstellen festgelegte Schnittstellenübertragungsrate eingestellt.

35

Gemäß einer weiteren bevorzugten Weiterbildung kann nach einer Initialisierungsphase der Systemtakt von der Hauptein-

richtung abgeändert werden, wobei ein dann neuer Systemtakt der Peripherie-Einrichtung exakt über die Schnittstellen mitgeteilt wird.

- 5 Gemäß einer weiteren bevorzugten Weiterbildung werden bei der Ermittlung des Systemtaktes durch die Peripherie-Einrichtung sowohl Toleranzen des Systemtaktes als auch des Sekundärtaktes berücksichtigt.
- 10 Gemäß einer weiteren bevorzugten Weiterbildung ist die Übertragungsrate der Datenübertragung zwischen der ersten und der zweiten Schnittstelle abhängig von dem Systemtakt.
- 15 Gemäß einer weiteren bevorzugten Weiterbildung ist die Taktfrequenz des Systemtakts variabel mit vorbestimmten Taktfrequenzen und wird nach einer Initialisierungsphase durch die Haupteinrichtung bestimmt.
- 20 Gemäß einer weiteren bevorzugten Weiterbildung weist die von der Peripherie-Einrichtung automatisch ermittelte Taktfrequenz des Systemtakts diskrete Taktfrequenzen auf, die in der Peripherie-Einrichtung mit in einer Tabelle abgespeicherten diskreten Taktfrequenzen verglichen werden, um den Tabellenwert der Taktfrequenz als aktuelle Taktfrequenz des Systemtakts einzusetzen.
- 30 Gemäß einer weiteren bevorzugten Weiterbildung generiert eine PLL-Schaltung in der Peripherie-Einrichtung aus der Systemtaktfrequenz eine konstante Taktfrequenz, welche der zweiten Schnittstelle und/oder einer Verarbeitungseinrichtung, wie beispielsweise einem Prozessor, Controller oder Speicher, zugeführt wird.
- 35 Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.

Es zeigen:

Figur 1 ein schematisches Blockschaltbild zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;

Figur 2 ein schematisches Blockschaltbild einer bekannten Peripherie-Einrichtung; und

Figur 3 ein schematisches Blockschaltbild einer üblichen Anordnung.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.

In Figur 1 ist eine Anordnung zur automatischen Ermittlung der Taktfrequenz eines Systemtaktes gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt. Die Anordnung gemäß Figur 1 weist eine Haupteinrichtung 10 bzw. einen Host auf, welcher über eine erste Schnittstelle 11 verfügt. Außerdem ist eine Peripherie-Einrichtung 12 vorgesehen, welche ebenfalls über eine Schnittstelle 13 verfügt. Zwischen der ersten Schnittstelle 11 der Haupteinrichtung 10 und der zweiten Schnittstelle 13 der Peripherie-Einrichtung bzw. des Peripherie-Moduls soll ein Datenaustausch 14 ermöglicht werden. Sowohl der Host-Einrichtung 10 als auch dem Peripherie-Modul 12 wird ein Systemtakt 15 zugeführt. Außerdem wird sowohl dem Peripherie-Modul 12 als auch der Host-Einrichtung 10 ein zweites Sekundärtaktsignal 16 zugeführt. Das Peripherie-Modul 12 weist vorzugsweise eine mit Bezug auf Figur 2 beschriebene Struktur auf.

Zunächst wird ein Sekundärtakt 16 mit einer bestimmten bekannten Taktfrequenz, z.B. einer Quartz-Uhren Taktfrequenz, erzeugt. Die Peripherie-Einrichtung 12 bzw. das Modul kann dann in Kenntnis der Taktfrequenz des Sekundärtaktes 16 die Taktfrequenz des ebenfalls anliegenden Systemtaktes 15 selber ermitteln, indem beispielsweise die Anzahl der Flankenwechsel

- oder ansteigenden oder abfallenden Flanken des Systemtaktes 15 innerhalb einer oder mehrerer Perioden des Sekundärtaktes 16 bzw. Low-Power-Taktes ausgemessen, d.h. insbesondere abgezählt, werden. Die Toleranzen sowohl der Taktfrequenz des Systemtaktes 15 als auch der Taktfrequenz des Sekundärtaktes 16 sind dabei zu berücksichtigen und können beispielsweise durch mehrere Messungen in ihrem Einfluß auf die ermittelte Taktfrequenz des Systemtakt 15 minimiert werden.
- 10 Soll keine Abbildung auf exakte Systemtaktfrequenzen erfolgen, so kann der automatisch von der Peripherie-Einrichtung 12 bestimmte Taktfrequenz des Systemtakts inklusive eines eventuell auftretenden Fehlers durch mögliche Toleranzen des zugeführten Systemtakts 15 und Sekundärtakts 16 verwendet werden. Mit dieser automatisch bestimmten Taktfrequenz des Systemtakts wird dann die Schnittstelle 13 in der Peripherie-Einrichtung 12 auf eine durch den Schnittstellenstandard, z.B. RS232, festgelegte Schnittstellenübertragungsrate eingestellt. Da die von der ersten und zweiten Schnittstelle 11, 13 der Haupt-und Peripherie-Einrichtung 10, 12 akzeptierten Toleranzen in der Schnittstellenübertragungsrate im allgemeinen wesentlich größer sind als die Toleranzen, welche im Systemtakt 15 bzw. im Sekundärtakt 16 zu erwarten sind, kann dennoch eine Kommunikation zwischen dem Host 10 und dem Modul 12 erfolgen. Im Anschluß daran kann dem Peripherie-Modul 12 von der Haupteinrichtung 10 der exakte Systemtakt über den Datenaustausch 14, welcher über die Schnittstellen 11, 13 durchgeführt wird, mitgeteilt werden.
- 30 Da im allgemeinen der Systemtakt 15 nicht beliebige Taktungen bzw. Frequenzwerte aufweist, sondern in der Regel nur vorbestimmte diskrete Taktungen bzw. mögliche Frequenzwerte auftreten, können diese beispielsweise in einer Tabelle in der Peripherie-Einrichtung 12 abgelegt werden, welche dann mit 35 der automatisch von der Peripherie-Einrichtung 12 ermittelten Taktfrequenz des Taktsignals 15 verglichen werden. Auf Basis dieses Vergleichs kann dann der nächstliegende Tabellenwert



einer Taktfrequenz der Systemtaktung in der Peripherie-Einrichtung 12 verwendet und eingesetzt werden, wodurch auch bei möglichen Toleranzen der Taktfrequenz des Systemtakts 15 und/oder des Sekundärtakts 16 eine Zuordnung zu einer exakten Taktfrequenz des Systemtakts erfolgen kann.

Bei dem erfindungsgemäßen Verfahren muß folglich keine grundsätzliche Konfiguration des Moduls auf die Taktfrequenz des Systemtakts 15 vorgenommen werden, sondern es verbleibt allenfalls die Einstellung einer anderen als der voreingestellten Schnittstellenübertragungsrate zwischen den Schnittstellen 11 und 13 des Hosts 10 bzw. der Peripherie-Einrichtung 12, wobei diese Einstellung im allgemeinen standardisiert ist. Darüber hinaus wird bei dem beschriebenen Verfahren nicht vorausgesetzt, daß die Übertragungsrate der Schnittstelle in einer Initialisierungsphase als festes Verhältnis zur Taktfrequenz des Systemtakts eingestellt wird, sondern erfindungsgemäß kann nach einer automatischen Bestimmung der Taktfrequenz des Systemtaktes 15 mit einer durch den Schnittstellenstandard festgelegten Schnittstellenübertragungsrate ein Datenaustausch 14 und damit die Kommunikation zwischen dem Host 10 und der Peripherie-Einrichtung 12 erfolgen.

Obwohl die vorliegende Erfindung vorstehend mit Bezug auf eine Mobilfunk-Einrichtung beschrieben wurde, ist sie darauf nicht beschränkt, sondern grundsätzlich auf ein beliebiges System mit einem Host und einer Peripherie-Einrichtung, zwischen denen eine Kommunikation stattfinden soll, erweiterbar. Darüber hinaus ist das Verfahren zum Ermitteln des Systemtaktes durch Abzählen der Flankenwechsel, aufsteigenden Flanken oder abfallenden Flanken des Systemtakts innerhalb einer oder mehrerer Perioden des Sekundärtaktes beispielhaft zu sehen und kann auch auf andere Weise erfolgen. Insbesondere kann die Peripherie-Einrichtung (12) z.B. ein Bluetoothmodul sein und auf den Systemtakt einer Mobilfunkeinrichtung, z.B. eines Mobiltelefons, konfiguriert werden.

# Patentansprüche

1. Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes (15) für die Konfiguration einer Peripherie-Einrichtung (12)\* mit den Schritten:

Generieren eines Sekundärtaktes (16) mit vorbestimmter Taktfrequenz;

10 Anlegen des Systemtaktes (15) und des Sekundärtaktes (16) an einen Host (10);

Anlegen des Systemtaktes (15) und des Sekundärtaktes (16) an die Peripherie-Einrichtung (12);

15 Ermitteln der Taktfrequenz des Systemtaktes (15) in der Peripherie-Einrichtung (12) mittels des Sekundärtaktes (16); und

20 Konfigurieren der Peripherie-Einrichtung (12) mit dem ermittelten Systemtakt (15).  
\*ZUM ZERSTÖREN EINES DATENKONTAKTES (11) ZWISCHEN HOST (10) UND PERIPHERIE-EINRICHTUNG (12).

2. Verfahren nach Anspruch 1,  
 d a d u r c h g e k e n n z e i c h n e t ,  
 dass das Ermitteln der Taktfrequenz des Systemtaktes (15) durch Zählen einer Anzahl von Flankenwechseln des Systemtaktes (15) innerhalb einer vorbestimmten Anzahl von Perioden des Sekundärtaktes (16) erfolgt.

3. Verfahren nach Anspruch 1 oder 2,  
 d a d u r c h g e k e n n z e i c h n e t ,  
 dass beim Konfigurieren der Peripherie-Einrichtung (12) eine gleiche Schnittstellenübertragungsrate einer ersten Schnittstelle (11) des Hosts (10) und einer zweiten Schnittstelle (13) der Peripherie-Einrichtung (12) in Abhängigkeit der  
 35 Taktfrequenz des ermittelten Systemtaktes (15) eingestellt wird.

4. Verfahren nach Anspruch 3,

d a d u r c h g e k e n n z e i c h n e t ,

dass die Schnittstellenübertragungsrate auf eine durch den Standard der Schnittstellen (11, 13) festgelegte Schnittstellenübertragungsrate eingestellt wird.

5. Verfahren nach einem der vorangehenden Ansprüche,

d a d u r c h g e k e n n z e i c h n e t ,

dass nach einer Initialisierungsphase der Systemtakt (15) von der Haupteinrichtung (10) abgeändert werden kann, wobei ein dann neuer Systemtakt der Peripherie-Einrichtung (12) exakt über Schnittstellen (11, 13) mitgeteilt wird.

6. Verfahren nach einem der vorangehenden Ansprüche,

d a d u r c h g e k e n n z e i c h n e t ,

dass bei der Ermittlung der Taktfrequenz des Systemtaktes (15) durch die Peripherie-Einrichtung (12) sowohl Toleranzen des Systemtaktes (15) als auch des Sekundärtaktes (16) berücksichtigt werden.

7. Verfahren nach einem der vorangehenden Ansprüche,

d a d u r c h g e k e n n z e i c h n e t ,

dass die Übertragungsrate der Datenübertragung (14) zwischen einer ersten und einer zweiten Schnittstelle (11, 13) abhängig von der Taktfrequenz des Systemtakts (15) ist.

8. Verfahren nach einem der vorangehenden Ansprüche,

d a d u r c h g e k e n n z e i c h n e t ,

dass die Taktfrequenz des Systemtakts (15) variabel mit vorbestimmten Taktfrequenzen ist und nach einer Initialisierungsphase durch den Host (10) bestimmt wird.

9. Verfahren nach Anspruch 8,

d a d u r c h g e k e n n z e i c h n e t ,

dass der von der Peripherie-Einrichtung (12) automatisch ermittelte Taktfrequenz des Systemtakts (15), diskrete Taktfrequenzen aufweist, die in der Peripherie-Einrichtung (12)

mit in einer Tabelle abgespeicherten diskreten Taktfrequenzen verglichen werden, um den Tabellenwert der Taktfrequenz als aktuelle Taktfrequenz des Systemtakts (15) einzusetzen.

- 5 10. Verfahren nach einem der vorangehenden Ansprüche,  
d a d u r c h g e k e n n z e i c h n e t ,  
dass in der Peripherie-Einrichtung (12) eine PLL-Schaltung  
(17) aus der Taktfrequenz des Systemtakts (15) eine konstante  
Taktfrequenz (18) generiert, welche einer zweiten Schnitt-  
10 stelle (13) und/oder einer Verarbeitungseinrichtung (19), wie  
beispielsweise einem Prozessor, Controller oder Speicher,  
zugeführt wird.

- 15 11. Verfahren nach einem der vorangehenden Ansprüche,  
d a d u r c h g e k e n n z e i c h n e t ,  
dass die Peripherie-Einrichtung (12) ein Bluetoothmodul ist  
und auf den Systemtakt einer Mobilfunkeinrichtung, z.B. einem  
Mobiltelefon, konfiguriert wird.


## Zusammenfassung

Die vorliegende Erfindung stellt ein Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes (15) für die Konfiguration einer Peripherie-Einrichtung (12) mit den Schritten bereit: Generieren eines Sekundärtaktes (16) mit vorbestimmter Taktfrequenz; Anlegen des Systemtaktes (15) und des Sekundärtaktes (16) an einem Host (10); Anlegen des Systemtaktes (15) und des Sekundärtaktes (16) an die Peripherie-Einrichtung (12); Ermitteln der Taktfrequenz des Systemtaktes (15) in der Peripherie-Einrichtung (12) mittels des Sekundärtaktes (16); und Konfigurieren der Peripherie-Einrichtung (12) mit dem ermittelten Systemtakt (15).

15

Fig. 1

FIG 1



## Bezugszeichenliste

- 10    Haupteinrichtung, Host
- 11    Schnittstelle der Haupteinrichtung (Datenaustausch)
- 5    12    Peripherie-Einrichtung, Peripherie-Modul
- 13    Schnittstelle der Peripherie-Einrichtung
- 14    Datenaustausch
- 15    Systemtakt
- 16    Sekundärtakt, z.B. Low-Power-Takt; Uhren-Takt 32,768 kHz
- 10    17    PLL (phase locked loop) Phasenregelkreis
- 18    konstanter Takt
- 19    Verarbeitungseinrichtungen, z.B. Prozessor, Controller,  
Speicher

FIG 1




FIG 2






FIG 3

